Ещё в мае этого года глава полупроводникового подразделения Huawei Хэ Тинбо (He Tingbo) пояснила, что компания берёт курс на использование революционного подхода к увеличению плотности размещения транзисторов в полупроводниковых чипах без перехода к более «тонкой» литографии. На первых порах чипы станут двухслойными, но позже количество слоёв может увеличиться до трёх или четырёх.
Содержание статьи
- 1 Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем
- 2 Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная
- 3 Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей
- 4 Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2
- 5 Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО
Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем
Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная
Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей
Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2
Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО
Источник изображения: Huawei Technologies
Об этом позволяет судить новая научная публикация на эту тему, на которую ссылается South China Morning Post. Основные преимущества метода LogicFolding, который Huawei собирается обкатать на процессоре Kirin 2026, который выйдет на рынок в этом году в составе новой линейки флагманских смартфонов Mate, уже были описаны в мае этого года. Плотность размещения транзисторов вырастет на 55 % по сравнению с вышедшим в прошлом году Kirin 9030 Pro. Такого прогресса, по словам представителей Huawei, ранее приходилось добиваться на протяжении трёх лет.
Образец Kirin 2026 Pro при напряжении 0,9 В нагревался лишь до 25 градусов Цельсия, сохранив производительность на уровне Kirin 9030 Pro, но сократив энергопотребление на 41 % и снизив плотность теплового потока на 5,6 %. Двухслойная компоновка сократила расстояние, необходимое для прохождения сигнала, на 30 %, уменьшила количество тактовых буферов на 50 %, а десинхронизация тактовых сигналов сократилась на 25 %. Как отмечалось ранее, к 2031 году Huawei рассчитывает добиться плотности размещения транзисторов на уровне 1,4-нм техпроцесса западных конкурентов. В этом году выпускаемые по этой методике чипы смогут достичь тактовых частот 3,1 ГГц, а к 2029 году увеличить их до 4 ГГц. По словам Хэ Тинбо, перспективный план технологического развития Huawei в этой сфере не только реализуем, но и достижим с учётом целевых экономических критериев. Впрочем, компания признаёт, что в одиночку не сможет реализовать все намеченные технологические изменения, и здесь ей потребуется поддержка поставщиков оборудования и материалов для производства чипов.
«В течение следующего десятилетия, LogicFolding должна эволюционировать от задачи поиска оптимальных путей передачи сигнала на локальном уровне до полномасштабных многослойных решений — по три, четыре и более слоя в одной упаковке», — заявила Хэ Тинбо в новой научной публикации.
