IBM приблизила чипы к «невозможному» уровню плотности транзисторов

IBM представила новую архитектуру микросхем, которая, по заявлению компании, позволяет разместить почти 100 миллиардов транзисторов на одном компактном чипе.

Такой скачок плотности должен заметно повысить вычислительную мощность и одновременно улучшить энергоэффективность будущих процессоров. Компания описывает свою разработку как технологию «первого в мире уровня с размером элементов менее 1 нм». При этом речь не идет о буквальном уменьшении физических транзисторов до субнанометрового масштаба — это скорее условное обозначение класса производительности и плотности, ориентированное на дата-центры и системы искусственного интеллекта.

Почему «менее 1 нм» — это не про реальные размеры

В IBM подчеркивают: терминология вроде «0,7 нм» или «7 ангстрем» не означает, что элементы чипа действительно имеют такие размеры. Исторически техпроцессы действительно соотносились с физическими параметрами транзисторов, но сегодня эти названия стали скорее маркетинговыми и архитектурными обозначениями.

На практике уменьшение элементов до столь экстремальных значений невозможно. Ученые давно знают, что при масштабировании ниже нанометра начинают проявляться фундаментальные физические ограничения:

• квантовое туннелирование, при котором электроны «просачиваются» через барьеры и нарушают работу транзисторов
• невозможность создать структуру меньше атома кремния (его диаметр — около 0,24 нм)
• разрушение логической структуры, если на один элемент приходится меньше одного атома

Именно поэтому IBM говорит не о буквальном уменьшении, а о достижении уровня производительности, который соответствовал бы гипотетическому чипу с такими размерами.

Как устроена новая архитектура IBM

Главная идея разработки — обойти ограничения классического масштабирования за счет новой пространственной компоновки. Вместо плоского размещения транзисторов компания использует вертикальную структуру, где элементы расположены в шахматном порядке.

Архитектура опирается на развитие нанолистовых транзисторов, которые ранее легли в основу 2-нм технологического процесса, представленного IBM в 2021 году.

Базовый элемент новой схемы включает два соединенных транзистора. Каждый из них состоит из трех нанолистов толщиной около 5 нм, что соответствует примерно 15 слоям атомов кремния. Между нанолистами сохраняется расстояние около 9 нм, что позволяет более эффективно распределять электрические потоки и уменьшать потери.

Рост производительности и энергоэффективности

По данным технических отчетов IBM, новая архитектура может обеспечить заметный прирост ключевых характеристик по сравнению с предыдущим поколением 2-нм чипов:

• до 50% более высокая вычислительная мощность
• до 70% лучшая энергоэффективность
• около 40% улучшение масштабируемости памяти SRAM

Особое внимание уделено именно SRAM — быстрой, но энергозатратной памяти, которая активно используется в задачах искусственного интеллекта. В новой архитектуре улучшение достигнуто за счет чередующихся каналов в ячейках памяти. Это позволило уменьшить размер каждой 6-транзисторной ячейки примерно на 40%, увеличив плотность хранения данных на кристалле.

Когда ждать коммерческие чипы

Пока IBM не раскрывает конкретных партнеров, которые будут участвовать в коммерциализации технологии. Однако, по словам вице-президента IBM Semiconductors Global R&D и IBM Research Хуймина Бу, первые коммерческие продукты на основе новой архитектуры могут появиться уже в течение ближайших пяти лет, хотя более реалистичный срок — около десяти лет.

Таким образом, IBM делает ставку не на буквальное «уменьшение до атомных масштабов», а на переосмысление архитектуры чипов, которое должно обеспечить следующий рывок в вычислительной мощности без пропорционального роста энергопотребления.

Теги:

Источник